PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-213891

(43) Date of publication of application: 15.08.1997

(51)Int.CI.

H01L 27/04 H01L 21/822

H01L 27/06

(21)Application number: 08-016907

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

01.02.1996


(72)Inventor: YAMAZAKI HIRONORI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To surely enable the operation of a lateral bipolar by making at least one part of the second conductivity type of second diffusion area exist between plural adjacent extended regions in the first diffusion area.

SOLUTION: An element isolating area 203 being an insulating layer is made between n-type diffusion areas 201 and 202, and this isolates both electrically. At the time of application of high voltage such as static electricity, the lateral bipolar constituted of the three regions of an n-type diffusion are 201, a p-type well are, and an n-type diffusion area 202 operates by the breakdown of the diode between the n-type diffusion area 201 and the p-type well area. Therefore, an excessive current of static electricity application is discharged from an earth terminal to outside of the device. Moreover, between connection holes 211 and 213, by the load for the amount of resistance of the ntype diffusion area, voltage higher than the diode



connected in parallel with the lateral bipolar in an inner circuit is applied to the diode between the n-type diffusion area 201 and the p-type well area, and the lateral bipolar operates.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-213891

(43)公開日 平成9年(1997)8月15日

(51) lnt.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	27/04	•		H01L	27/04	Н	
	21/822		•		27/06	101P	
	27/06						

		審査請求	未請求 請求項の数3 〇L (全 7 頁)	
(21)出願番号	特願平8-16907	(71)出願人	000002369 セイコーエプソン株式会社	
(22)出願日	平成8年(1996)2月1日	(72)発明者	東京都新宿区西新宿2丁目4番1号	
		(74)代理人	弁理士 鈴木 喜三郎 (外1名) ·	


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】半導体装置において、入出力回路の集積度を低 下することなく、装置外部からの静電気などの髙電圧印 加に対しての耐圧を向上する。

【解決手段】半導体装置の入出力回路内に、ウェル領域 上にウェル領域と逆導電型の二つの拡散領域を素子分離 して形成するテラルバイポーラを設け、このラテラルバ イポーラの外部接続端子に接続する領域を、凸部を有す る形状、あるいは環状に形成し、更に外部接続端子に接 続するコンタクトから距離をおいて、同領域内に内部回 路に接続するコンタクトを設ける。

【効果】ラテラルバイポーラを構成する一つの拡散領域 と保護抵抗を同一の拡散領域にすることによって、入出 力回路の集積度を低下することなく静電気耐圧を向上す ることが可能になる。



【特許請求の範囲】

【請求項1】 外部装置と入出カインターフェースする 入出力回路を具備し、前記入出力回路内の第一導電型ウ エル領域内に、第二導電型の第一の拡散領域と、前記第 二導電型の第一の拡散領域とは素子分離領域によって電 気的に分離された第二導電型の第二の拡散領域と、前記 ウェル領域に電位を供給するための前記第一導電型ウェ ル領域よりは濃度の高い第一導電型ウェル電極形成領域 を有する半導体装置において、前記第二導電型の第一の・ 拡散領域は、第一の方向に複数箇所が延長されており、 前記複数の延長された領域以外の領域内に前記第一の方 向に直交する第二の方向に配列される第一の接続孔から 外部接続端子に、前記複数の延長された領域内に配置さ れる第二の接続孔から内部回路に、それぞれ導電層によ り接続され、前記第二導電型の第二の拡散領域は、少な くともその一部が、前記第一の拡散領域の互いに隣接す る前記複数の延長された領域の間に存在することを特徴 とする半導体装置。

1

【請求項2】 外部装置と入出力インターフェースする 入出力回路を具備し、前記入出力回路内の第一導電型ウ ェル領域内に、第二導電型の第一の拡散領域と、前記第 二導電型の第一の拡散領域とは素子分離領域によって電 気的に分離された第二導電型の第二の拡散領域と、前記 ウェル領域に電位を供給するための前記第一導電型ウェ ル領域よりは濃度の高い第一導電型ウェル電極形成領域 を有する半導体装置において、前記第二導電型の第一の 拡散領域は、第一の方向に複数箇所が延長されており、 前記複数の延長された領域内に配列される第二の接続孔 から外部接続端子に、前記複数の延長された領域以外の 領域内に前記第一の方向に直交する第二の方向に配置さ れる第一の接続孔から内部回路に、それぞれ導電層によ り接続され、前記第二導電型の第二の拡散領域は、少な くともその一部が、前記第一の拡散領域の互いに隣接す る前記複数の延長された領域の間に存在することを特徴 とする半導体装置。

【請求項3】 外部装置と入出カインターフェースする入出カ回路を具備し、前記入出カ回路内の第一導電型ウェル領域内に、第二導電型の第一の拡散領域と、前記第二導電型の第一の拡散領域とは素子分離領域によって電気的に分離された第二導電型の第二の拡散領域と、前記第二導電型の第二の拡散領域は、周囲に環状の前記第二導電型の第一の拡散領域を有し、環状の前記第二導電型の第一の拡散領域を有し、環状の前記第二導電型の第一の拡散領域と、領域の一辺に沿って第一の方向に配列される第二の接続孔から外部接続端子に、前記第一の接続孔と前記第二の接続孔から外部接続端子に、前記第一の接続孔と前記第二導電型の第二の拡散領域及び素子分離領域を挟んで対向する前期第二導電型の第一の拡散領域内に配置される第二の接続孔から内部回路に、それぞれ導電層により接

続されることを特徴とする半導体装置。

【発明の詳細な説明】

{0001}

【発明の属する技術分野】本発明は半導体装置に関し、特に装置外部からの静電気などの高電圧印加に対する内部回路の保護に関する。

[0002]

【従来の技術】従来の技術による半導体装置では、特開 昭57-115854に記載の入力保護回路によると、 10 図8に示す二つのN型の拡散領域801、802が、互 いに素子分離領域により電気的に分離されてP型ウェル 領域803上に形成され、N型の拡散領域801が、外 部接続端子に、N型の拡散領域802が、接地端子に、 P型ウェル領域803が、P型ウェル領域803よりは 濃度の高いP型のウェル電極形成領域804を介して接 地端子に、それぞれAI、Ti、W、多結晶Siなどの 導電層により接続されており、正の静電気が装置外部か ら印加された場合、N型の拡散領域801、P型ウェル 領域803によって構成されるダイオード821のプレ 20 イクダウンをきっかけとして、P型ウェル領域803の 電位が上昇し、N型の拡散領域801、P型ウェル領域 803、N型の拡散領域802によって構成されるNP N型ラテラルバイポーラ822が動作し、これによって 静電気印加に伴う過大電流をN型の拡散領域802より 導電層を介して接地端子812から装置外部に放出し、 内部回路を装置外部からの静電気印加より保護してい た。

[0003]

【発明が解決しようとする課題】しかし、前記従来技術 30 による半導体装置では、図9に示すように、外部接続端 子901に導電層によって接続されるNPN型ラテラル バイポーラ910の動作のきっかけとなるダイオード9 11のブレイクダウン電圧が、被保護回路である内部回 路920と接地端子902の間のダイオード912のブ レイクダウン電圧と比較して、高いもしくは十分な差が ない場合に、装置外部からの正の静電気印加に対して、 ダイオード911がブレイクダウンせずに、ダイオード 912がプレイクダウンし、内部回路920が破壊に至 る可能性があり、確実にダイオード911をプレイクダ ウンさせ、NPN型ラテラルバイポーラ910を動作さ せることにより、半導体装置の十分な静電気耐圧を確保 するためには、静電気保護領域の集積度を犠牲にして、 前記ラテラルバイポーラ910と内部回路920の間 に、別途に不純物拡散領域あるいは多結晶Siなどから なる903を挿入する必要があった。

【0004】そこで、本発明はこの問題点を解決するためのもので、その目的は製造工程数の増加、製造工程の複雑化を招くことなく、前記抵抗体と前記ラテラルバイポーラの前記第一の拡散領域を同一の領域中に設けることによって、静電気保護領域の集積度を犠牲にして別途

に抵抗体を挿入する必要性をなくし、確実にラテラルバイボーラを動作させ、装置外部からの静電気などの高電 圧の印加に対する半導体装置の耐圧を向上させるところ にある。

[0005]

【課題を解決するための手段】本発明における半導体装 置は、外部装置と入出カインターフェースする入出力回 路を具備し、前記入出力回路内の第一導電型ウェル領域 内に、第二導電型の第一の拡散領域と、前記第二導電型 の第一の拡散領域とは素子分離領域によって電気的に分 離された第二導電型の第二の拡散領域と、前記ウェル領 域に電位を供給するための前記第一導電型ウェル領域よ りは濃度の高い第一導電型ウェル電極形成領域を有する 半導体装置において、前記第二導電型の第一の拡散領域 は、第一の方向に複数箇所が延長されており、前記複数 の延長された領域以外の領域内に前記第一の方向に直交 する第二の方向に配列される第一の接続孔から外部接続 端子に、前記複数の延長された領域内に配置される第二 の接続孔から内部回路に、それぞれ導電層により接続さ れ、前記第二導電型の第二の拡散領域は、少なくともそ の一部が、前記第一の拡散領域の互いに隣接する前記複 数の延長された領域の間に存在することを特徴とし、ま た、前記第二導電型の第一の拡散領域は、第一の方向に 複数箇所が延長されており、前記複数の延長された領域 内に配列される第二の接続孔から外部接続端子に、前記 複数の延長された領域以外の領域内に前記第一の方向に 直交する第二の方向に配置される第一の接続孔から内部 回路に、それぞれ導電層により接続され、前記第二導電 型の第二の拡散領域は、少なくともその一部が、前記第 一の拡散領域の互いに隣接する前記複数の延長された領 域の間に存在することを特徴とし、また、前記第二導電 型の第二の拡散領域は、周囲に環状の前記第二導電型の 第一の拡散領域を有し、環状の前記第二導電型の第一の 拡散領域は、領域の一辺に沿って第一の方向に配列され る第一の接続孔から外部接続端子に、前記第一の接続孔 と前記第二導電型の第二の拡散領域及び素子分離領域を 挟んで対向し、前記第一の方向に直交する第二の方向に 配置される第二の接続孔から内部回路に、それぞれ導電 層により接続されることを特徴とする。

[0006]

【発明の実施の形態】以下、本発明による実施例を図 1、図2、図3、図4、図5、図6、図7を用いて説明 する。

【0007】図1は本発明による半導体装置の全体図であり、本発明による半導体装置は、半導体基板101の表面上の外周部の領域102に装置外部に接続する入出力回路及び電源供給回路を、その内側の103の領域に論理回路をそれぞれ有する。

【0008】図2は本発明による一つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平

4 面図であり、図2に示す範囲の全面にP型ウェル領域が 存在する。N型の拡散領域201は、二つの凸部を有 し、N型の拡散領域201の凸部以外の領域内の接続孔 211からAI、W、Ti、多結晶Siなどからなる最 下層の導電層221を介して外部接続端子に接続され、 N型の拡散領域201の凸部内に配置する接続孔213 から最下層の導電層223を介して内部回路へ接続され る。N型の拡散領域202は、N型の拡散領域201の 凸部の間に少なくともその一部が存在するように形成さ れ、基板と最下層の導電層とを接続する接続孔212及 10 び、最下層の導電層222及び、最下層の導電層と上部 の導電層とを接続する接続孔214及び、上部の導電層 224によって接地端子に接続される。 絶縁層である素 子分離領域203は、N型の拡散領域201、202の 間に形成され、両者を電気的に分離する。このような構 成による保護回路によると、装置外部からの静電気のよ うな高電圧の印加時には、N型の拡散領域201とP型 ウェル領域との間のダイオードのブレイクダウンをきっ かけとして、N型の拡散領域201、P型ウェル領域、 20 N型の拡散領域202の三つの領域によって構成するラ テラルバイポーラが動作し、接地端子より装置外部に、 静電気印加に伴う過大電流を放出する。また、接続孔2 11、213間にN型の拡散領域201の抵抗成分が負 荷されるため、N型の拡散領域201とP型ウェル領域 との間のダイオードには、内部回路内においてラテラル バイポーラと並列に接続されるダイオードより高い電圧 が掛かり、ラテラルバイポーラは、確実に動作する。 【0009】図3は本発明による二つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平 面図であり、図3に示す範囲の全面にP型ウェル領域が

30 面図であり、図3に示す範囲の全面にP型ウェル領域が存在する。図3に示す静電気保護回路は、図2に示した一つ目の実施例である半導体装置における入出力回路内の静電気保護回路を、N型の拡散領域201の凸部を共通にし、複数個連結したものである。N型の拡散領域301の凸部以外の領域内の接続孔311からA1、W、Ti、多結晶Siなどからなる最下層の導電層321を介して外部接続端子に接続され、N型の拡散領域301の凸部内に配置する接続孔313から最下層の導電層323を介して内部回路へ接続される。N型の拡散領域302は、N型の拡散領域301の互いに隣接する凸部の間に少なくともその一部が存在するように形成され、基板と最下層の導電層とを接続する接続孔314及び、上部の導電層324によって

両者を電気的に分離する。このような構成による保護回路によると、装置外部からの静電気のような高電圧の印加時には、N型の拡散領域301とP型ウェル領域との

接地端子に接続される。絶縁層である素子分離領域30

3は、N型の拡散領域301、302の間に形成され、

10

20

30

6

間のダイオードのブレイクダウンをきっかけとして、N 型の拡散領域301、P型ウェル領域、N型の拡散領域 302の三つの領域によって構成するラテラルバイポー ラが動作し、接地端子より装置外部に、静電気印加に伴 う過大電流を放出する。また、接続孔311、313間 にN型の拡散領域301の抵抗成分が負荷されるため、 N型の拡散領域301とP型ウェル領域との間のダイオ ードには、内部回路内においてラテラルバイポーラと並 列に接続されるダイオードより高い電圧が掛かり、ラテ ラルバイポーラは、確実に動作する。

【0010】図4は本発明による三つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平 面図であり、図4に示す範囲の全面にP型ウェル領域が 存在する。図4に示す静電気保護回路は、図2に示した 一つ目の実施例である半導体装置における入出力回路内 の静電気保護回路の配線を変更したものである。N型の 拡散領域401は、二つの凸部を有し、N型の拡散領域 401の凸部内に配置する接続孔411から最下層の導 電層421を介して外部接続端子に接続され、N型の拡 散領域401の凸部以外の領域内の接続孔413からA 1、W、Ti、多結晶Siなどからなる最下層の導電層 423を介して内部回路へ接続される。N型の拡散領域 402は、N型の拡散領域401の凸部の間に少なくと もその一部が存在するように形成され、基板と最下層の 導電層とを接続する接続孔412及び、最下層の導電層 422及び、最下層の導電層と上部の導電層とを接続す る接続孔414及び、上部の導電層424によって接地 端子に接続される。絶縁層である素子分雕領域403 は、N型の拡散領域401、402の間に形成され、両 者を電気的に分離する。このような構成による保護回路 によると、装置外部からの静電気のような高電圧の印加 時には、N型の拡散領域401とP型ウェル領域との間 のダイオードのブレイクダウンをきっかけとして、N型 の拡散領域 401、 P型ウェル領域、N型の拡散領域 4 02の三つの領域によって構成するラテラルバイポーラ が動作し、接地端子より装置外部に、静電気印加に伴う 過大電流を放出する。また、接続孔411、413間に N型の拡散領域 401の抵抗成分が負荷されるため、N 型の拡散領域401とP型ウェル領域との間のダイオー ドには、内部回路内においてラテラルバイポーラと並列 に接続されるダイオードより高い電圧が掛かり、ラテラ ルバイポーラは、確実に動作する。

【0011】図5は本発明による四つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平 面図であり、図5に示す範囲の全面にP型ウェル領域が 存在する。図5に示す静電気保護回路は、図3に示した 二つ目の実施例である半導体装置における入出力回路内 の静電気保護回路の、配線を変更したものである。N型 の拡散領域501は、複数の凸部を有し、N型の拡散領 域501の凸部内に配置する接続孔511からA1、

W、Ti、多結晶Siなどからなる最下層の導電層52 1を介して外部接続端子に接続され、N型の拡散領域5 0 1 の凸部以外の領域内の接続孔 5 1 3 から最下層の導 電層523を介して内部回路へ接続される。N型の拡散 領域502は、N型の拡散領域501の互いに隣接する 凸部の間に少なくともその一部が存在するように形成さ れ、基板と最下層の導電層とを接続する接続孔512及 び、最下層の導電層522及び、最下層の導電層と上部 の導電層とを接続する接続孔514及び、上部の導電層 524によって接地端子に接続される。絶縁層である素 子分離領域503は、N型の拡散領域501、502の 間に形成され、両者を電気的に分離する。このような構 成による保護回路によると、装置外部からの静電気のよ うな高電圧の印加時には、N型の拡散領域501とP型 ウェル領域との間のダイオードのブレイクダウンをきっ かけとして、N型の拡散領域501、P型ウェル領域、 N型の拡散領域 5 0 2 の三つの領域によって構成するラ テラルバイポーラが動作し、接地端子より装置外部に、 静電気印加に伴う過大電流を放出する。また、接続孔5 11、513間にN型の拡散領域501の抵抗成分が負 荷されるため、N型の拡散領域501とP型ウェル領域 との間のダイオードには、内部回路内においてラテラル バイポーラと並列に接続されるダイオードより高い電圧 が掛かり、ラテラルバイポーラは、確実に動作する。

【0012】図6は本発明による五つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平 面図であり、図6に示す範囲の全面にP型ウェル領域が 存在する。環状のN型の拡散領域601は、接続孔61 1からA1、W、Ti、多結晶Siなどの最下層の導電 層621により外部接続端子に接続され、接続孔611 が存在する位置に対向する領域内に配置する接続孔61 3から最下層の導電層623により内部回路へ接続され る。 N型の拡散領域 602は、環状のN型の拡散領域 6 01によってその周囲を囲まれ、素子分離領域603に よって環状のN型の拡散領域601とは電気的に分離さ れ、接続孔612及び、最下層の導電層622及び、最 下層の導電層と上部の導電層とを接続する接続孔614 及び、上部の導電層624を介して接地端子に接続され る。このような構成による保護回路によると、装置外部 40 からの静電気のような高電圧の印加時には、環状のN型 の拡散領域601とP型ウェル領域との間のダイオード のプレイクダウンをきっかけとして、環状のN型の拡散 領域601、P型ウェル領域、N型の拡散領域602の 三つの領域によって構成するラテラルバイポーラが動作 し、接地端子より装置外部に、静電気印加に伴う過大電 流を放出する。また、接続孔611、613間にN型の 拡散領域601の抵抗成分が負荷されるため、N型の拡 散領域601とP型ウェル領域との間のタイオードに は、内部回路内においてラテラルバイポーラと並列に接 50 続されるダイオードより高い電圧が掛かり、ラテラルバ 7

イポーラは、確実に動作する。

【0013】図7は本発明による六つ目の実施例である 半導体装置における入出力回路内の静電気保護回路の平 而図であり、図7に示す範囲の全面にP型ウェル領域が 存在する。図7に示す保護回路は、図6に示した五つ目 の実施例である半導体装置における入出力回路内の静電 気保護回路を、N型の拡散領域601の接続孔の存在し ない領域を共通にし、複数個連結したものである。N型 の拡散領域701は、接続孔711からA」、W、T i、多結晶Siなどの最下層の導電層721により外部 接続端子に接続され、接続孔711が存在する位置に対 向する領域内に配置する接続孔713から最下層の導電 層723により内部回路へ接続される。複数のN型の拡 散領域702は、それぞれN型の拡散領域701によっ てその周囲を囲まれ、素子分離領域703によってN型 の拡散領域701とは電気的に分離され、接続孔712 及び、最下層の導電層722及び、最下層の導電層と上 部の導電層とを接続する接続孔714及び、上部の導電 **層724を介して接地端子に接続される。このような構** 成による保護回路によると、装置外部からの静電気のよ うな高電圧の印加時には、環状のN型の拡散領域701 とP型ウェル領域との間のダイオードのブレイクダウン をきっかけとして、N型の拡散領域701、P型ウェル 領域、N型の拡散領域702の三つの領域によって構成 するラテラルバイポーラが動作し、接地端子より装置外 部に、静電気印加に伴う過大電流を放出する。また、接 続孔711、713間にN型の拡散領域701の抵抗成 分が負荷されるため、N型の拡散領域701とP型ウェ ル領域との間のダイオードには、内部回路内においてラ テラルバイポーラと並列に接続されるダイオードより高 い電圧が掛かり、ラテラルバイポーラは、確実に動作す

[0014]

【発明の効果】以上に示したような静電気保護回路の構 造によれば、別途に抵抗体を配置せずに、外部接続端子 に最も近接するラテラルバイポーラを確実に動作させる ことが可能なために、同等の保護能力を持つ従来例によ る半導体装置における入出力回路と比較して、集積度を 低下させることなく、静電気耐圧を向上させることが可 能である。また、この発明を採用することによる半導体 装置の工程数の増加、工程の複雑化はない。

【図面の簡単な説明】

【図1】本発明による半導体装置の全体図である。

【図2】本発明による一つ目の実施例である半導体装置 における静電気保護回路の平面図である。

【図3】本発明による二つ目の実施例である半導体装置 における静電気保護回路の平面図である。

【図4】本発明による三つ目の実施例である半導体装置 における静電気保護回路の平面図である。

【図5】本発明による四つ目の実施例である半導体装置 50 511:基板と最下層の導電層との接続孔

8

における静電気保護回路の平面図である。

【図6】本発明による五つ目の実施例である半導体装置 における静電気保護回路の平面図である。

【図7】本発明による六つ目の実施例である半導体装置 における静電気保護回路の平面図である。

【図8】従来技術による半導体装置における静電気保護 回路の断面図である。

【図9】従来技術による半導体装置における静電気保護 回路周辺の回路図である。

【符号の説明】

101:半導体基板

102:入出力回路領域

103: 論理回路領域

201:N型の拡散領域

202:N型の拡散領域

203:素子分離領域

211:基板と最下層の導電層との接続孔

212:基板と最下層の導電層との接続孔

213:基板と最下層の導電層との接続孔

214:最下層の導電層と上部の導電層との接続孔

221:最下層の導電層

222:最下層の導電層

223:最下層の導電層

224:上部の導電層

301:N型の拡散領域

302:N型の拡散領域

303: 素子分離領域

311:基板と最下層の導電層との接続孔

312:基板と最下層の導電層との接続孔

313:基板と最下層の導電層との接続孔

314:最下層の導電層と上部の導電層との接続孔

321:最下層の導電層

322:最下層の導電層

323:最下層の導電層

324:上部の導電層

401:N型の拡散領域

402:N型の拡散領域

403:素子分離領域

411:基板と最下層の導電層との接続孔

40 412:基板と最下層の導電層との接続孔

413:基板と最下層の導電層との接続孔

414:最下層の導電層と上部の導電層との接続孔

421:最下層の導電層

422:最下層の導電層

423:最下層の導電層

424:上部の導電層

501:N型の拡散領域

502: N型の拡散領域

503: 素子分離領域

9

512:基板と最下層の導電層との接続孔 513:基板と最下層の導電層との接続孔

5 1 4:最下層の導電層と上部の導電層との接続孔

521:最下層の導電層 522:最下層の導電層 523:最下層の導電層

524:上部の導電層

601:N型の拡散領域 602: N型の拡散領域

603: 秦子分離領域

611:基板と最下層の導電層との接続孔 612:基板と最下層の導電層との接続孔

613:基板と最下層の導電層との接続孔

614:最下層の導電層と上部の導電層との接続孔

621:最下層の導電層 622:最下層の導電層 623:最下層の導電層 624:上部の導電層

701:N型の拡散領域 702: N型の拡散領域 703:素子分雕領域

7 1 1:基板と最下層の導電層との接続孔 712:基板と最下層の導電層との接続孔 713:基板と最下層の導電層との接続孔

714:最下層の導電層と上部の導電層との接続孔

10

721:最下層の導電層 722:最下層の導電層 723:最下層の導電層 724:上部の導電層

801:N型の拡散領域 802:N型の拡散領域

803: P型のウェル領域

804:P型のウェル電極形成領域

10 811:外部接続端子 812:接地電源端子

> 813:接地電源端子 821:ダイオード

822:ラテラルバイポーラ

823:P型のウェル領域の抵抗成分 901:外部接続端子

902:接地電源端子 903:抵抗体の抵抗成分


904:P型のウェル領域の抵抗成分

20 905: P型のウェル領域の抵抗成分


910:ラテラルバイポーラ

911:ダイオード 912:ダイオード 920:内部回路

【図1】



【図2】



[図3]

